1.4 BCD或十年计数器
二进制编码十进制（BCD）或十进制计数器电路是数字电子学中的一个重要组成部分，其设计目的是以二进制形式依次计数从0到9，表示每个十进制数字。让我们进一步了解它。
什么是BCD或十进制计数器电路
二进制编码十进制（BCD）是一种串行数字计数器，能够计数十个数字，并且在每个新的时钟输入时复位。由于它可以产生10种独特的输出组合，因此它也被称为“十进制计数器”。BCD计数器可以计数如下序列：0000、0001、0010、0011、1000、1001、1010、1011、1110、1111，然后再次从0000和0001开始。
一个4位二进制计数器可以通过跳过16个（）输出中的任意6个来充当十进制计数器。有一些现成的集成电路（IC）可供我们直接用于十进制计数器，例如74LS90。它是一个异步十进制计数器。
上图展示了一个由JK触发器构建的十进制计数器。JK触发器的J输出和K输出连接到逻辑1。每个触发器的时钟输入连接到下一个触发器的输出，除了最后一个。
与非门的输出并联连接到所有触发器的清零输入“CLR”。这个逐级触发计数器可以计数到16，即。
十进制计数器的操作
当十进制计数器处于静止状态时，计数值为0000。这是计数器周期的第一阶段。当我们向计数器电路输入时钟信号时，电路将开始计数二进制序列。第一个时钟脉冲可以使电路计数到9（1001）。下一个时钟脉冲将使计数器计数到10（1010）。
此时，端口X1和X3将变为高电平。我们知道，对于高电平输入，与非门的输出将为低电平。与非门的输出连接到清零输入，因此它将复位十进制计数器中的所有触发器阶段。这意味着在计数9之后的脉冲将再次从计数0开始计数。
十进制计数器的真值表
上表描述了十进制计数器的计数操作。它表示电路对输入脉冲的十进制计数。当计数达到10（1010）时，与非门的输出为零。
计数由与非门的输入X1和X3解码。在计数达到10之后，逻辑门与非门将触发其输出从1变为0，并复位所有触发器。
十进制计数器的状态图
十进制计数器的状态图如下所示：
如果观察十进制计数器电路图，其中包含四个阶段，每个阶段有一个单独的触发器。因此，它可以计数16位或16个潜在状态，其中只有10个被使用。计数从0000（零）到1001（9）开始，然后与非门将复位电路。
多个计数器可以串联连接，以计数到任何所需的数字。计数器电路可以计数的数字称为“模”（Mod）或“模数”（Modulus）。如果一个计数器在计数n位后复位自身，则称为“模-n计数器”或“模n计数器”，其中n是一个整数。
模n计数器可以计算从0到。有几种类型的计数器可供使用，例如模4计数器、模8计数器、模16计数器和模5计数器等。
常见的十进制计数器集成电路（IC）
4017B和74LS90是设计十进制计数器时最常用的集成电路。其他常见的十进制计数器集成电路及其用途如下表所示：
74LS90十进制计数器集成电路描述
集成电路74LS90是我们设计十进制计数器时最常用的芯片之一。
7490引脚配置
说明
它是一个简单的计数器，可以计数从0到9。作为一个4位二进制十进制计数器，它有4个输出端口QA、QB、QC和QD。当计数达到10时，二进制输出将复位为0（0000），并且每次都会在引脚9上开始一个新的脉冲。集成电路7490的模数通过改变复位引脚R1、R2、R3和R4来设置。
如果R1和R2中的任何一个为高电平，或者R3和R4接地，则计数器将复位所有输出QA、QB、QC和QD为0。如果引脚R3和R4为高电平，则QA、QB、QC和QD上的计数为1001。
正如我们之前所学的，我们可以通过将更多的集成电路串联连接来增加十进制计数器的计数能力；通过将两个7490集成电路串联连接，我们可以计数到99。这个7490集成电路内置了除以2和除以5的计数器。
通过将时钟输入2和QA连接，并将所有其他引脚接地，并在引脚1上输入脉冲，它可以作为除以10的计数器使用。通过在输入1上提供脉冲，并将复位引脚R3和R4接地，并将QA连接到输入2，它可以作为除以6的计数器使用。
7490集成电路可以像双五进制计数器一样工作，用于以4位二进制数字的形式存储十进制数字。
BCD计数器或十进制计数器的应用
BCD计数器的关键优势和好处包括：
- 时钟生成
- 时钟分频
- 集成振荡器
- 低功耗CMOS
- 与TTL兼容的输入
- 在频率计数电路中
- 十进制计数器在频率计数中的应用
二进制计数器可以用于设计频率计数器。使用由JK触发器设计的十进制计数器的频率计数器电路设计如下所示。
为了计数未知信号的频率，我们将未知频率输入到与门的一个输入端，将采样脉冲输入到与门的另一个输入端。当采样脉冲处于高电平时，输入信号被允许传输到计数器；否则，对于低电平采样脉冲输入，输入信号不被允许通过。
未知信号的频率由计数值除以采样时间间隔得出。与门的第三个输入由一个JK触发器提供，用于保持计数器产生的输出或结果。
当来自JK触发器的输入和采样脉冲均为高电平时，输出将到达计数器。计数器将通过单稳态多谐振荡器复位，该振荡器在JK触发器的每个上升沿发送一个脉冲。